D. PETROVIĆ

1. avgust 2023.

Polako koračamo kroz nepoznati FPGA svet uz pomoć Sipeed dinastije Tang. Evo, već deveti korak i nije nam ništa. Niti znamo gde smo krenuli, niti znamo gde ćemo završiti. Tek, tvrdoglavo nastavljamo naše putešestvije kroz FPGA svet i otkrivamo nove svetove vama, ali i nama. Na devetom koraku nas prati Sipeed Tang Nano 9K, FPGA razvojna pločica koja pravi još veći iskorak u odnosu na prethodni model.

Devetka je FPGA pločica koja na sebi nosi narednog predstavnika Gowin porodice FPGA čipova, sa oznakom GW1NR-LV9. Ovo je peti Tang u nizu, s tom razlikom što rodonačelnika Tang dinastije nismo uspeli da dobijemo. Ako ga se nekako, ipak, dokopamo, napisaćemo koji red i o njemu. Tek, Gowin na ovoj pločici donosi čak 8640 LUT4 logičkih kola, te otuda u nazivu „9K”, što je praksa sa prethodnih Tangova. Kao i na ranijim Tang pločicama, i ovde Gowin dolazi sa oscilatorom od 27 megaherca. Ne dolazi sa pratećim mikrokontrolerom, kao što je to bio slučaj kod 4K, iako pripada istoj LittleBee porodici čipova. Tu je još 6480 flip-flop registara, bezmalo dvostruko više u odnosu na Četvorku. Korisnička fleš memorija od 608 kilobita je izdeljena u 304 reda sa po 64 kolone, gde svaka kolona ima po 32 bita. To znači da svaka kolona sadrži po 2048 bita. Blokovi SRAM-a (BSRAM) sadrže 468 kilobita, a blokova ima 26.

Dok smo kod memorije, SDRAM je ovde sadržan u četiri bank-e, gde svaka sadrži milion puta 16 bita, što će reći da je ukupna količina SDRAM 64 megabita. Svaki bank podržava čitanje i pisanje u burst režimu, pristup i početak sa odabrane lokacije i nastavljanje sa programiranog broja lokacija u odabranoj sekvenci. Tu je i 64 megabita DDR332 PSRAM-am na taktu od 166 megaherca, gde odgovarajući napon određuje bank. Devetka ne poseduje NOR fleš, ali zato raspolaže sa 17280 bita Shadow Static RAM-a (SSRAM), koji može da se inicijalizuje prilikom konfiguracionog starta FPGA. Gowin na ovoj pločici podržava SPI interfejs, što je Sipeed iskoristio da doda 32 megabita SPI fleš memorije, i ovaj put u izvedbi Puya.

Jezgro ovog FPGA čipa, zapravo, sačinjava niz logičkih jedinica okruženih IO blokovima, gde je ukupan broj IO na ovom FPGA 276. Centralna ćelija niza je konfiguracijska funkciona jedinica (CFU) i može da se postavi kao LUT4, ALU mode ili memory mode. Gowin je zadržao dva Phase-Locked Loop (PLL), a ovi blokovi omogućavaju sintetisanje frekvencije radnog takta samog FPGA, to jest, njegovog programabilnog oscilatora, kao i njegovu fazu. Blokovi digitalnog procesora signala (DSP) sadrže 20 množitelja 18×18 i postavljeni su u red. DSP blokovi, osim operacije množenja, mogu da funkcionišu i pri operacijama akumulacije i MULTADDALU.

Za vezu sa računarom i ovaj put je upotrebljen BL702 Buffalo Labsa, koji Devetki obezbeđuje UART most, ali pruža i JTAG interfejs. Od celokupnog broja IO, na Tangu je dostupno znatno manje. U dva reda od po 24 pina našlo se mesta za 48 IO, jedan 3V3 i jedan GND. Oznake su, naravno, morale da budu ispisane sa donje strane, uz jasne naznake GCLK pinova kružićima. Pinovi su sposobni da isporuče različite struje, od četiri, osam, 16 i 24 miliampera. Takođe, pružaju nezavistan Bus Keeper, pull-up/pull-down otpornike, kao i open drain izlaz za svaki IO. Postoje skupovi pinova koji pripadaju određenom bank-u, što utiče i na naponsku logiku tog pina, te kao i do sada, za korišćenje pinova mora da se konsultuje tehnička dokumentacija. Pločica se napaja preko USB-C priključka, a za regulaciju napona zadužen je, opet, TMI7003.

U odnosu na 4K, 9K dolazi sa čak šest narandžastih LED kojima može da se upravlja (pinovi IO10, 11, 13, 14, 15 i 16). Tu je i jedna narandžasta LED, koja svetli kada je pločica priključena na napajanje. LED funkcionišu na 1,8 volti, te je i to razlog slabijem svetlu. Sa strana USB-C priključka se, standardno, nalaze dva tastera obeležena sa ’S1’ i ’S2’, a povezani su sa IO3 i IO4. Tang na ovoj pločici donosi čak tri mogućnosti povezivanja različitih ekrana. Prvo što se dâ videti je standardni HDMI konektor, kao što je to slučaj na 4K. Veći 42p FPC konektor je vraćen sa 1K i omogućava povezivanje jednog RGB LCD ekrana. Pride, tu je i manji 10p FPC za povezivanje 1,14-inčnog LCD ekrana. Ovaj zadnji je, po našem mišljenju, malo lošije postavljen, jer zahteva da se ekran postavi sa strane HDMI konektora, a koji je jako blizu. I ovde se Sipeed držao jednih, te istih IO za sve, pa, tako, na ovom Tangu nije moguće koristiti sve ekrane odjednom. SPI LCD 1,44” je nezavisan, dok se IO pinova na HDMI i RGB LED preklapaju. Novitetima ovde nije kraj. Sa donje strane se nalazi slot mikro-SD kartice, okrenut ka USB-C konektoru. Da bi pločica ostala u koliko-toliko minimalnim dimenzijama, negde je morao da se napravi rez. Ceh je platio konektor kamere, koga na ovom Tangu nema.

I dalje koristimo GOWIN FPGA Designer koji smo koristili i za prethodna dva Tanga. Počinjemo tako što otvaramo nov projekat, pod File, i biramo odgovarajući čip. Oznaka se čita sa samog čipa, a u našem slučaju glasi GW1NR-LV9QN88PC6-15. Sada već znamo, deo oznake QN88P se odnosi na pakovanje samog čipa, LV za low-voltage, dok se C6/15 odnosi na brzinu.

Ovde treba napomenuti da su LED povezane u sink konfiguraciji i svetle sa LOW logičkim stanjem. Isto logičko stanje ka FPGA šalju i tasteri. Probali smo primere koje smo koristili za prethodne Tangove pri vezi LED i HDMI frejma u 720p i nismo imali problema. Sipeed je pripremio veći broj primera na svojim GitHub stranicama, između ostalog, i primer koji smenjuje uključivanje svih šest LED.

module led (

 input sys_clk,

 input sys_rst_n,

 output reg [5:0] led

);

reg [23:0] counter;

always @(posedge sys_clk or negedge sys_rst_n) begin

 if (!sys_rst_n)

  counter <= 24’d0;

 else if (counter < 24’d1349_9999)

  counter <= counter + 1’d1;

 else

  counter <= 24’d0;

 end

always @(posedge sys_clk or negedge sys_rst_n) begin

 if (!sys_rst_n)

  led <= 6’b101110;

 else if (counter == 24’d1349_9999)

  led[5:0] <= {led[4:0],led[5]};

 else

  led <= led;

 end

endmodule

U primeru organizujemo modul led sa parametrima ulaza za sistemski takt i sistemski reset, kao i niz od šest LED kao izlaz. Zatim imamo dva procesa koji nakon pola sekunde smenjuju mesta po dve uključene LED pomeranjem registra. Efekat je da se niz LED neprekidno nadovezuje, tako što se u stranu pomeraju dve uključene, uz razmak od jedne isključene između njih.

U ponudi se mogu naći tri verzije ekrana koji sa Tangom mogu da se povežu putem RGB LCD priključka. To su 4,3, pet, i sedam inča, a mi smo dobili ovaj najveći, sa rezolucijom 800×480 piksela. Postoji nekoliko primera koji prikazuju osnovne funkcije ekrana, to jest, po tri trake u crvenoj, zelenoj i plavoj boji različitog intenziteta. Primer prikazuje osnovnu upotrebu, ali ništa više od toga. Rad sa ovakvim ekranima svakako nije za početnike, zato što i za najobičniji prikaz linija u boji treba znati mnoge parametre. Recimo, koliki takt PLL treba da generiše shodno specifikacijama samog ekrana. Kao što smo već jednom prilikom rekli, razvojna ploča je baš to što i jeste - razvojna ploča. Tek, Sipeed ima osnovne primere, pa, čak, i za” ekran od 1,44 inča.

Tang 9K je, sada, već ozbiljan iskorak u odnosu na 4K. Mnogo više logičkih jedinica, memorije, pinova, konektora. Ozbiljan iskorak znači i ozbiljnu cenu koju dodatni hardver, poput ekrana, dodatno podiže. Ipak, i dalje smatramo da ovaj Tang može biti odličan izbor za početnike koji uplovljavaju u svet FPGA. Na internetu se može naći veći broj primera koji iz Tanga izvlače maksimum, pa, čak, i emulacije starih igara na HDMI ekranu. Slabija dokumentacija ne bi trebalo da vas obeshrabri. Ko zna, možda baš vi dodate jedan komad slagalice koja nedostaje zajednici.